CoWoS, empaquetado de chips sobre oblea de TSMC
CoWoS chip-on-wafer-on-substrate packaging by TSMC
- Fecha
- 2011-2012 · fiabilidad media
- Lugar
- Hsinchu, Taiwán
- Autoría
- TSMC
- Ámbito
- Saber y símbolos
Qué es
Técnica de empaquetado que coloca varios chips (procesador y memoria de alto ancho de banda) sobre un intercalador de silicio unido a un sustrato. Se usó en 2012 para un FPGA de Xilinx y hoy es la base de los aceleradores de inteligencia artificial.
TSMC anunció CoWoS en 2011 y se aplicó por primera vez en 2012 con Xilinx; los intercaladores de silicio y el apilamiento 2,5D tienen antecedentes en investigaciones anteriores.
A qué dio paso
- aceleradores de IA con memoria HBM
- integración heterogénea de chips (chiplets)
- cuellos de botella de capacidad de empaquetado en la industria de IA