Proceso planar de fabricación de semiconductores
Planar process
- Fecha
- 1959 · fiabilidad alta
- Lugar
- Fairchild Semiconductor, Mountain View, California, EE. UU.
- Autoría
- Jean Hoerni (Fairchild Semiconductor)
- Personas
- 👤 Jean Hoerni1924–1997
- Ámbito
- Materia y energía
Qué es
Técnica que fabrica transistores en una superficie plana de silicio protegida por óxido, con difusión a través de máscaras fotolitográficas. Hizo reproducible y escalable la fabricación de chips.
A qué dio paso
- La fotolitografía como motor de la ley de Moore
- El modelo de fabricación en obleas y las fundiciones de semiconductores
- El liderazgo de Silicon Valley y sus empresas derivadas (Intel, AMD)
Se apoya en
- Transistor bipolar de unión1948
- pasivación por óxido de silicio
- fotolitografía
Hizo posible
- Circuito integrado monolítico de silicio (Noyce)1959
- Transistor MOSFET1959
- Transistor FinFET tridimensional2011
- Litografía ultravioleta extrema (EUV)2019
- circuito integrado monolítico de Noyce
- litografía EUV